Theo báo cáo, TSMC sắp hoàn thành việc nghiên cứu và phát triển mức độ cao cấp của bảng điều khiển (PLP) và có kế hoạch bắt đầu sản xuất quy mô nhỏ vào khoảng năm 2027.
Để đáp ứng nhu cầu về chip trí tuệ nhân tạo mạnh mẽ hơn, bao bì chip nâng cao cấp bảng điều khiển sẽ sử dụng các chất nền vuông có thể chứa nhiều chất bán dẫn hơn thay vì chất nền tròn 300mm truyền thống.
Hai nguồn tiết lộ rằng thế hệ đầu tiên của công nghệ bao bì mới của TSMC sẽ sử dụng chất nền 310mm x 310mm.Nó nhỏ hơn nhiều so với kích thước 510mm x 515mm trước đây được thử nghiệm bởi các nhà sản xuất chip, nhưng vẫn cung cấp diện tích bề mặt nhiều hơn so với các tấm tròn truyền thống.
TSMC đang tăng tốc tiến trình phát triển của nó.Nguồn tin cho biết công ty đang xây dựng một dây chuyền sản xuất thí điểm tại Thành phố Taoyuan, Đài Loan, Trung Quốc, với mục tiêu bắt đầu sản xuất quy mô nhỏ vào khoảng năm 2027.
Nhà cung cấp bao bì và thử nghiệm chip lớn nhất thế giới, Riyueguang, đã xác nhận trước đó rằng họ đang xây dựng một dòng đóng gói chip cấp bảng điều khiển sử dụng chất nền 600mm × 600mm.Tuy nhiên, khi biết rằng kích thước khởi đầu của TSMC là tương đối nhỏ, nó đã quyết định xây dựng một dây chuyền sản xuất thử nghiệm khác ở Kaohsiung với cùng kích thước với TSMC.
Bao bì chip từng được coi là có yêu cầu kỹ thuật thấp hơn sản xuất chip.Tuy nhiên, đối với chip máy tính trí tuệ nhân tạo, các phương pháp đóng gói tiên tiến như công nghệ đóng gói chip TSMC Cowos hiện đã trở nên quan trọng không kém khi sản xuất chip.Điều này là do công nghệ đóng gói tiên tiến có thể tích hợp GPU, CPU và bộ nhớ băng thông cao (HBM) vào một siêu máy tính duy nhất, chẳng hạn như Blackwell của Nvidia.Broadcom, Amazon, Google và AMD cũng dựa vào công nghệ Cowos của TSMC để đáp ứng nhu cầu đóng gói chip của họ.
RFQs/đơn đặt hàng (0)